随着高速DSP（数字信号处理(lǐ)器）和外设的出现，新(xīn)产品设计人员面临着電(diàn)磁干扰（EMI）日益严重的威胁。早期，把发射和干扰问题称之為(wèi)EMI或 RFI（射频干扰）。现在用(yòng)更确定的词“干扰兼容性”替代。電(diàn)磁兼容性（EMC）包含系统的发射和敏感度两方面的问题。假若干扰不能(néng)完全消除，但也要使干扰减少到最小(xiǎo)。如果一个DSP系统符合下面三个条件，则该系统是電(diàn)磁兼容的。

1． 对其它系统不产生干扰。

2． 对其它系统的发射不敏感。

3． 对系统本身不产生干扰。

干扰定义

    当干扰的能(néng)量使接收器处在不希望的状态时引起干扰。干扰的产生不是直接的（通过导體(tǐ)、公共阻抗耦合等）就是间接的（通过串扰或辐射耦合）。電(diàn)磁干扰的产生是通过导體(tǐ)和通过辐射。很(hěn)多(duō)電(diàn)磁发射源，如光照、继電(diàn)器、DC電(diàn)机和日光灯都可(kě)引起干扰。AC電(diàn)源線(xiàn)、互连電(diàn)缆、金属電(diàn)缆和子系统的内部電(diàn)路也都可(kě)能(néng)产生辐射或接收到不希望的信号。在高速数字電(diàn)路中，时钟電(diàn)路通常是宽带噪声的最大产生源。在快速DSP中，这些電(diàn)路可(kě)产生高达300MHz的谐波失真，在系统中应该把它们去掉。在数字電(diàn)路中，最容易受影响的是复位線(xiàn)、中断線(xiàn)和控制線(xiàn)。

传导性EMI

    一种最明显而往往被忽略的能(néng)引起電(diàn)路中噪声的路径是经过导體(tǐ)。一条穿过噪声环境的导線(xiàn)可(kě)检拾噪声并把噪声送到另外電(diàn)路引起干扰。设计人员必须避免导線(xiàn)捡拾噪声和在噪声产生引起干扰前，用(yòng)去耦办法除去噪声。最普通的例子是噪声通过電(diàn)源線(xiàn)进入電(diàn)路。若電(diàn)源本身或连接到電(diàn)源的其它電(diàn)路是干扰源，则在電(diàn)源線(xiàn)进入電(diàn)路之前必须对其去耦。

共阻抗耦合

    当来自两个不同電(diàn)路的電(diàn)流流经一个公共阻抗时就会产生共阻抗耦合。阻抗上的压降由两个電(diàn)路决定。来自两个電(diàn)路的地電(diàn)流流经共地阻抗。電(diàn)路1的地電(diàn)位被地電(diàn)流2调制。噪声信号或DC补偿经共地阻抗从電(diàn)路2耦合到電(diàn)路1。

辐射耦合

经辐射的耦合通称串扰，串扰发生在電(diàn)流流经导體(tǐ)时产生電(diàn)磁场，而電(diàn)磁场在邻近的导體(tǐ)中感应瞬态電(diàn)流。

辐射发射

    辐射发射有(yǒu)两种基本类型：差分(fēn)模式（DM）和共模（CM）。共模辐射或单极天線(xiàn)辐射是由无意的压降引起的，它使電(diàn)路中所有(yǒu)地连接抬高到系统地電(diàn)位之上。就電(diàn)场大小(xiǎo)而言，CM辐射是比DM辐射更為(wèi)严重的问题。為(wèi)使CM辐射最小(xiǎo)，必须用(yòng)切合实际的设计使共模電(diàn)流降到零。

影响EMC的因数

電(diàn)压——電(diàn)源電(diàn)压越高，意味着電(diàn)压振幅越大而发射就更多(duō)，而低電(diàn)源電(diàn)压影响敏感度。

频率——高频产生更多(duō)的发射，周期性信号产生更多(duō)的发射。在高频数字系统中，当器件开关时产生電(diàn)流尖峰信号；在模拟系统中，当负载電(diàn)流变化时产生電(diàn)流尖峰信号。

接地——对于電(diàn)路设计没有(yǒu)比可(kě)靠和完美的電(diàn)源系统更重要的事情。在所有(yǒu)EMC问题中，主要问题是不适当的接地引起的。有(yǒu)三种信号接地方法：单点、多(duō)点和混合。在频率低于1MHz时可(kě)采用(yòng)单点接地方法，但不适于高频。在高频应用(yòng)中，最好采用(yòng)多(duō)点接地。混合接地是低频用(yòng)单点接地而高频用(yòng)多(duō)点接地的方法。地線(xiàn)布局是关键的。高频数字電(diàn)路和低電(diàn)平模拟電(diàn)路的地回路绝对不能(néng)混合。

PCB设计——适当的印刷電(diàn)路板（PCB）布線(xiàn)对防止EMI是至关重要的。

電(diàn)源去耦——当器件开关时，在電(diàn)源線(xiàn)上会产生瞬态電(diàn)流，必须衰减和滤掉这些瞬态電(diàn)流来自高di/dt源的瞬态電(diàn)流导致地和線(xiàn)迹“发射”電(diàn)压。高di/dt产生大范围高频電(diàn)流，激励部件和缆線(xiàn)辐射。流经导線(xiàn)的電(diàn)流变化和電(diàn)感会导致压降，减小(xiǎo)電(diàn)感或電(diàn)流随时间的变化可(kě)使该压降最小(xiǎo)。

降低噪声的技术

防止干扰有(yǒu)三种方法：

1． 抑制源发射。

2． 使耦合通路尽可(kě)能(néng)地无效。

3． 使接收器对发射的敏感度尽量小(xiǎo)。

下面介绍板级降噪技术。板级降噪技术包括板结构、線(xiàn)路安排和滤波。

板结构降噪技术包括：

* 采用(yòng)地和電(diàn)源平板

* 平板面积要大，以便為(wèi)電(diàn)源去耦提供低阻抗

* 使表面导體(tǐ)最少

* 采用(yòng)窄線(xiàn)条（4到8密耳）以增加高频阻尼和降低電(diàn)容耦合

* 分(fēn)开数字、模拟、接收器、发送器地/電(diàn)源線(xiàn)

* 根据频率和类型分(fēn)隔PCB上的電(diàn)路

* 不要切痕PCB，切痕附近的線(xiàn)迹可(kě)能(néng)导致不希望的环路

* 采用(yòng)多(duō)层板密封電(diàn)源和地板层之间的線(xiàn)迹

* 避免大的开环板层结构

* PCB联接器接机壳地，这為(wèi)防止電(diàn)路边界处的辐射提供屏蔽

* 采用(yòng)多(duō)点接地使高频地阻抗低

* 保持地引脚短于波長(cháng)的1/20,以防止辐射和保证低阻抗線(xiàn)路安排降噪技术包括用(yòng)45。而不是90。線(xiàn)迹转向，90。转向会增加電(diàn)容并导致传输線(xiàn)特性阻抗变化

* 保持相邻激励線(xiàn)迹之间的间距大于線(xiàn)迹的宽度以使串扰最小(xiǎo)

* 时钟信号环路面积应尽量小(xiǎo)

* 高速線(xiàn)路和时钟信号線(xiàn)要短和直接连接

* 敏感的線(xiàn)迹不要与传输高電(diàn)流快速开关转换信号的線(xiàn)迹并行

* 不要有(yǒu)浮空数字输入，以防止不必要的开关转换和噪声产生

* 避免在晶振和其它固有(yǒu)噪声電(diàn)路下面有(yǒu)供電(diàn)線(xiàn)迹

* 相应的電(diàn)源、地、信号和回路線(xiàn)迹要平行以消除噪声

* 保持时钟線(xiàn)、总線(xiàn)和片使能(néng)与输入/输出線(xiàn)和连接器分(fēn)隔

* 路線(xiàn)时钟信号正交I/O信号

* 為(wèi)使串扰最小(xiǎo)，線(xiàn)迹用(yòng)直角交叉和散置地線(xiàn)

* 保护关键線(xiàn)迹（用(yòng)4密耳到8密耳線(xiàn)迹以使電(diàn)感最小(xiǎo)，路線(xiàn)紧靠地板层，板层之间夹层结构，保护夹层的每一边都有(yǒu)地）

滤波技术包括：

* 对電(diàn)源線(xiàn)和所有(yǒu)进入PCB的信号进行滤波

* 在IC的每一个点原引脚用(yòng)高频低電(diàn)感陶瓷電(diàn)容（14MHz用(yòng)0.1UF，超过15MHz用(yòng)0.01UF）进行去耦

* 旁路模拟電(diàn)路的所有(yǒu)電(diàn)源供電(diàn)和基准電(diàn)压引脚

* 旁路快速开关器件

* 在器件引線(xiàn)处对電(diàn)源/地去耦

* 用(yòng)多(duō)级滤波来衰减多(duō)频段電(diàn)源噪声

其它降噪设计技术有(yǒu)：

* 把晶振安装嵌入到板上并接地

* 在适当的地方加屏蔽

* 用(yòng)串联终端使谐振和传输反射最小(xiǎo)，负载和線(xiàn)之间的阻抗失配会导致信号部分(fēn)反射，反射包括瞬时扰动和过冲，这会产生很(hěn)大的EMI

* 安排邻近地線(xiàn)紧靠信号線(xiàn)以便更有(yǒu)效地阻止出现電(diàn)场

* 把去耦線(xiàn)驱动器和接收器适当地放置在紧靠实际的I/O接口处，这可(kě)降低到PCB其它電(diàn)路的耦合，并使辐射和敏感度降低

* 对有(yǒu)干扰的引線(xiàn)进行屏蔽和绞在一起以消除PCB上的相互耦合

* 在感性负载上用(yòng)箝位二极管

EMC是DSP系统设计所要考虑的重要问题，应采用(yòng)适当的降噪技术使DSP系统符合EMC要求