随着微型化程度不断提高，元件和布線(xiàn)技术也取得巨大发展，例如BGA外壳封装的高集成度的微型IC，以及导體(tǐ)之间的绝缘间距缩小(xiǎo)到0.5mm，这些仅是其中的两个例子。電(diàn)子元件的布線(xiàn)设计方式，对以后制作流程中的测试能(néng)否很(hěn)好进行，影响越来越大。下面介绍几种重要规则及实用(yòng)提示。

    通过遵守一定的规程（DFT-Design for Testability，可(kě)测试的设计），可(kě)以大大减少生产测试的准备和实施费用(yòng)。这些规程已经过多(duō)年发展，当然，若采用(yòng)新(xīn)的生产技术和元件技术，它们也要相应的扩展和适应。随着電(diàn)子产品结构尺寸越来越小(xiǎo)，目前出现了两个特别引人注目的问题：一是可(kě)接触的電(diàn)路节点越来越少；二是像在線(xiàn)测试（In- Circuit-Test）这些方法的应用(yòng)受到限制。為(wèi)了解决这些问题，可(kě)以在電(diàn)路布局上采取相应的措施，采用(yòng)新(xīn)的测试方法和采用(yòng)创新(xīn)性适配器解决方案。第二个问题的解决还涉及到使原来作為(wèi)独立工序使用(yòng)的测试系统承担附加任務(wù)。这些任務(wù)包括通过测试系统对存储器组件进行编程或者实行集成化的元器件自测试（Built-in Self Test，BIST，内建的自测试）。将这些步骤转移到测试系统中去，总起来看，还是创造了更多(duō)的附加价值。為(wèi)了顺利地实施这些措施，在产品科(kē)研开发阶段，就必须有(yǒu)相应的考虑。

1、什么是可(kě)测试性

    可(kě)测试性的意义可(kě)理(lǐ)解為(wèi)：测试工程师可(kě)以用(yòng)尽可(kě)能(néng)简单的方法来检测某种元件的特性，看它能(néng)否满足预期的功能(néng)。简单地讲就是：

l         检测产品是否符合技术规范的方法简单化到什么程度？

l         编制测试程序能(néng)快到什么程度？

l         发现产品故障全面化到什么程度？

l         接入测试点的方法简单化到什么程度？

    為(wèi)了达到良好的可(kě)测试必须考虑机械方面和電(diàn)气方面的设计规程。当然，要达到最佳的可(kě)测试性，需要付出一定代价，但对整个工艺流程来说，它具有(yǒu)一系列的好处，因此是产品能(néng)否成功生产的重要前提。

2、為(wèi)什么要发展测试友好技术

    过去，若某一产品在上一测试点不能(néng)测试，那么这个问题就被简单地推移到直一个测试点上去。如果产品缺陷在生产测试中不能(néng)发现，则此缺陷的识别与诊断也会简单地被推移到功能(néng)和系统测试中去。

    相反地，今天人们试图尽可(kě)能(néng)提前发现缺陷，它的好处不仅仅是成本低，更重要的是今天的产品非常复杂，某些制造缺陷在功能(néng)测试中可(kě)能(néng)根本检查不出来。例如某些要预先装软件或编程的元件，就存在这样的问题。（如快闪存储器或ISPs：In-System Programmable Devices系统内可(kě)编程器件）。这些元件的编程必须在研制开发阶段就计划好，而测试系统也必须掌握这种编程。

    测试友好的電(diàn)路设计要费一些钱，然而，测试困难的電(diàn)路设计费的钱会更多(duō)。测试本身是有(yǒu)成本的，测试成本随着测试级数的增加而加大；从在線(xiàn)测试到功能(néng)测试以及系统测试，测试费用(yòng)越来越大。如果跳过其中一项测试，所耗费用(yòng)甚至会更大。一般的规则是每增加一级测试费用(yòng)的增加系数是10倍。通过测试友好的電(diàn)路设计，可(kě)以及早发现故障，从而使测试友好的電(diàn)路设计所费的钱迅速地得到补偿。

3、文(wén)件资料怎样影响可(kě)测试性

    只有(yǒu)充分(fēn)利用(yòng)元件开发中完整的数据资料，才有(yǒu)可(kě)能(néng)编制出能(néng)全面发现故障的测试程序。在许多(duō)情况下，开发部门和测试部门之间的密切合作是必要的。文(wén)件资料对测试工程师了解元件功能(néng)，制定测试战略，有(yǒu)无可(kě)争议的影响。

    為(wèi)了绕开缺乏文(wén)件和不甚了解元件功能(néng)所产生的问题，测试系统制造商(shāng)可(kě)以依靠软件工具，这些工具按照随机原则自动产生测试模式，或者依靠非矢量相比，非矢量方法只能(néng)算作一种权宜的解决办法。

    测试前的完整的文(wén)件资料包括零件表，電(diàn)路设计图数据（主要是CAD数据）以及有(yǒu)关務(wù)元件功能(néng)的详细资料（如数据表）。只有(yǒu)掌握了所有(yǒu)信息，才可(kě)能(néng)编制测试矢量，定义元件失效样式或进行一定的预调整。

    某些机械方面的数据也是重要的，例如那些為(wèi)了检查组件的焊接是否良好及定位是否所需要的数据。最后，对于可(kě)编程的元件，如快闪存储器，PLD、FPGA 等，如果不是在最后安装时才编程，是在测试系统上就应编好程序的话，也必须知道各自的编程数据。快闪元件的编程数据应完整无缺。如快闪芯片含16Mbit 的数据，就应该可(kě)以用(yòng)到16Mbit，这样可(kě)以防止误解和避免地址冲突。例如，如果用(yòng)一个4Mbit存储器向一个元件仅仅提供300Kbit数据，就可(kě)能(néng)出现这种情况。当然数据应准备成流行的标准格式，如Intel公司的Hex或Motorola公司的S记录结构等。大多(duō)数测试系统，只要能(néng)够对快闪或 ISP元件进行编程，是可(kě)以解读这些格式的。前面所提到的许多(duō)信息，其中许多(duō)也是元件制造所必须的。当然，在可(kě)制造性和可(kě)测试性之间应明确區(qū)别，因為(wèi)这是完全不同的概念，从而构成不同的前提。

4、良好的可(kě)测试性的机械接触条件

     如果不考虑机械方面的基本规则，即使在電(diàn)气方面具有(yǒu)非常良好的可(kě)测试性的電(diàn)路，也可(kě)能(néng)难以测试。许多(duō)因素会限制電(diàn)气的可(kě)测试性。如果测试点不够或太小(xiǎo)，探针床适配器就难以接触到電(diàn)路的每个节点。如果测试点位置误差和尺寸误差太大，就会产生测试重复性不好的问题。在使用(yòng)探针床配器时，应留意一系列有(yǒu)关套牢孔与测试点的大小(xiǎo)和定位的建议。  

5、最佳可(kě)测试性的電(diàn)气前提条件

     電(diàn)气前提条件对良好的可(kě)测试性，和机械接触条件一样重要，两者缺一不可(kě)。一个门電(diàn)路不能(néng)进行测试，原因可(kě)能(néng)是无法通过测试点接触到启动输入端，也可(kě)能(néng)是启动输入端处在封装壳内，外部无法接触，在原则上这两情况同样都是不好的，都使测试无法进行。在设计電(diàn)路时应该注意，凡是要用(yòng)在線(xiàn)测试法检测的元件，都应该具备某种机理(lǐ)，使各个元件能(néng)够在電(diàn)气上绝缘起来。这种机理(lǐ)可(kě)以借助于禁止输入端来实现，它可(kě)以将元件的输出端控制在静态的高欧姆状态。

     虽然几乎所有(yǒu)的测试系统都能(néng)够逆驱动（Backdriving）方式将某一节点的状态带到任意状态，但是所涉及的节点最好还是要备有(yǒu)禁止输入端，首先将此节点带到高欧姆状态，然后再“平缓地”加上相应的電(diàn)平。

     同样，节拍发生器总是通过启动引線(xiàn)，门電(diàn)路或插接電(diàn)桥从振荡器后面直接断开。启动输入端决不可(kě)直接与電(diàn)路相连，而是通过100欧姆的電(diàn)阻与電(diàn)路连接。每个元件应有(yǒu)自己的启动，复位或控制引線(xiàn)脚。必须避免许多(duō)元件的启动输入端共用(yòng)一个電(diàn)阻与電(diàn)路相连。这条规则对于ASIC元件也适用(yòng)，这些元件也应有(yǒu)一个引線(xiàn)脚，通过它，可(kě)将输出端带到高欧姆状态。如果元件在接通工作電(diàn)压时可(kě)实行复位，这对于由测试器来引发复位也是非常有(yǒu)帮助的。在这种情况下，元件在测试前就可(kě)以简单地置于规定的状态。

     不用(yòng)的元件引線(xiàn)脚同样也应该是可(kě)接触的，因為(wèi)在这些地方未发现的短路也可(kě)能(néng)造成元件故障。此外，不用(yòng)的门電(diàn)路往往在以后会被利用(yòng)于设计改进，它们可(kě)能(néng)会改接到電(diàn)路中来。所以同样重要的是，它们从一开始就应经过测试，以保证其工件可(kě)靠。

6、改进可(kě)测试性

使用(yòng)探针床适配器时，改进可(kě)测试性的建议

套牢孔

l         呈对角線(xiàn)配置

l         定位精度為(wèi)±0.05mm （±2mil）

l         直径精度為(wèi)±0.076/-0mm （+3/-0mil）

l         相对于测试点的定位精度為(wèi)±0.05mm （±2mil）

l         离开元件边缘距离至少為(wèi)3mm

l         不可(kě)穿通接触

测试点

l         尽可(kě)能(néng)為(wèi)正方形

l         测试点直径至少為(wèi)0.88mm （35mil）

l         测试点大小(xiǎo)精度為(wèi)±0.076mm （±3mil）

l         测试点之间间隔精度為(wèi)±0.076mm （±3mil）

l         测试点间隔尽可(kě)能(néng)為(wèi)2.5mm

l         镀锡，端面可(kě)直接焊接

l         距离元件边缘至少為(wèi)3mm

l         所有(yǒu)测试点应可(kě)能(néng)处于插件板的背面

l         测试点应均匀布在插件板上

l         每个节点至少有(yǒu)一个测试点（100％通道）

l         备用(yòng)或不用(yòng)的门電(diàn)路都有(yǒu)测试点

l         供電(diàn)電(diàn)源的多(duō)外测试点分(fēn)布在不同位置

元件标志(zhì)

l         标志(zhì)文(wén)字同一方向

l         型号、版本、系列号及条形码明确标识

l         元件名称要清晰可(kě)见，且尽可(kě)能(néng)直接标在元件近旁

7、关于快闪存储器和其它可(kě)编程元件

     快闪存储器的编程时间有(yǒu)时会很(hěn)長(cháng)（对于大的存储器或存储器组可(kě)达1分(fēn)钟）。因此，此时不容许有(yǒu)其它元件的逆驱动，否则快闪存储器可(kě)能(néng)会受到损害。為(wèi)了避免这种情况，必须将所有(yǒu)与地址总線(xiàn)的控制線(xiàn)相连的元件置于高欧姆状态。同样，数据总線(xiàn)也必须能(néng)够被置于隔绝状态，以确保快闪存储器為(wèi)空载，并可(kě)进行下步编程。

     系统内可(kě)编程元件（ISP）有(yǒu)一些要求，如Altera，XilinX和Lattuce等公司的产品，还有(yǒu)其它一些特殊要求。除了可(kě)测试性的机械和電(diàn)气前提条件应得到保证外，还要保证具有(yǒu)编程和确证数据的可(kě)能(néng)性。对于Altera和Xilinx元件，使用(yòng)了连串矢量格式（Serial Vector Format SVF），这种格式近期几乎已发展成為(wèi)工业标准。许多(duō)测试系统可(kě)以对这类元件编程，并将连串矢量格式（SVF）内的输入数据用(yòng)于测试信号发生器。通过边界扫描键（Boundary-Scan-Kette JTAG）对这些元件编程，也将连串数据格式编程。在汇集编程数据时，重要的是应考虑到電(diàn)路中全部的元件链，不应将数据仅仅还原给要编程的元件。编程时，自动测试信号发生器考虑到整个的元件链，并将其它元件接入旁路模型中。相反，Lattice公司要求用(yòng)JEDEC格式的数据，并通过通常的输入端和输出端并行编程。编程后，数据还要用(yòng)于检查元件功能(néng)。开发部门提供的数据应尽可(kě)能(néng)地便于测试系统直接应用(yòng)，或者通过简单转换便可(kě)应用(yòng)。

8、对于边界扫描（JTAG）应注意什么

    由基于复杂元件组成精细网格的组件，给测试工程师只提供很(hěn)少的可(kě)接触的测试点。此时也仍然可(kě)能(néng)提高可(kě)测试性。对此可(kě)使用(yòng)边界扫描和集成自测试技术来缩短测试完成时间和提高测试效果。

    对于开发工程师和测试工程师来说，建立在边界扫描和集成自测试技术基础上的测试战略肯定会增加费用(yòng)。开发工程师必然要在電(diàn)路中使用(yòng)的边界扫描元件（IEEE-1149.1-标准），并且要设法使相应的具體(tǐ)的测试引線(xiàn)脚可(kě)以接触（如测试数据输入-TDI，测试数据输出-TDO，测试钟频-TCK和测试模式选择-TMS以及ggf.测试复位）。测试工程师给元件制定一个边界扫描模型（BSDL-边界扫描描述语言）。此时他(tā)必须知道，有(yǒu)关元件支持何种边界扫描功能(néng)和指令。边界扫描测试可(kě)以诊断直至引線(xiàn)级的短路和断路。除此之外，如果开发工程师已作规定，可(kě)以通过边界扫描指令“RunBIST”来触发元件的自动测试。尤其是当電(diàn)路中有(yǒu)许多(duō)ASICs和其它复杂元件时，对于这些元件并不存在惯常的测试模型，通过边界扫描元件，可(kě)以大大减少制定测试模型的费用(yòng)。

     时间和成本降低的程度对于每个元件都是不同的。对于一个有(yǒu)IC的電(diàn)路，如果需要100％发现，大约需要40万个测试矢量，通过使用(yòng)边界扫描，在同样的故障发现率下，测试矢量的数目可(kě)以减少到数百个。因此，在没有(yǒu)测试模型，或接触電(diàn)路的节点受到限制的条件下，边界扫描方法具有(yǒu)特别的优越性。是否要采用(yòng)边界扫描，是取决于开发利用(yòng)和制造过程中增加的成本费用(yòng)。衽边界扫描必须和要求发现故障的时间，测试时间，进入市场的时间，适配器成本进行权衡，并尽可(kě)能(néng)节约。在许多(duō)情况下，将传统的在線(xiàn)测试方法和边界扫描方法混合盐业的方案是最佳的解决方式。