第一篇  PCB布線

        在PCB設計中，布線是完成産品設計的重要步驟，可以說前面的準備工作都是爲它而做的，在整個PCB中，以布線的設計過程限定最高，技巧最細、工作量最大。PCB布線有單面布線、雙面布線及多層布線。布線的方式也有兩種：自動布線及交互式布線，在自動布線之前，可以用交互式預先對要求比較嚴格的線進行布線，輸入端與輸出端的邊線應避免相鄰平行，以免産生反射幹擾。必要時應加地線隔離，兩相鄰層的布線要互相垂直，平行容易産生寄生耦合。

        自動布線的布通率，依賴于良好的布局，布線規則可以預先設定，包括走線的彎曲次數、導通孔的數目、步進的數目等。一般先進行探索式布經線，快速地把短線連通，然後進行迷宮式布線，先把要布的連線進行全局的布線路徑優化，它可以根據需要斷開已布的線。 并試着重新再布線，以改進總體效果。

        對目前高密度的PCB設計已感覺到貫通孔不太适應了，它浪費了許多寶貴的布線通道，爲解決這一矛盾，出現了盲孔和埋孔技術，它不僅完成了導通孔的作用，還省出許多布線通道使布線過程完成得更加方便，更加流暢，更爲完善，PCB 闆的設計過程是一個複雜而又簡單的過程，要想很好地掌握它，還需廣大電子工程設計人員去自已體會， 才能得到其中的真谛。

1 電源、地線的處理

        既使在整個PCB闆中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的幹擾，會使産品的性能下降，有時甚至影響到産品的成功率。所以對電、地線的布線要認真對待，把電、地線所産生的噪音幹擾降到最低限度，以保證産品的質量。

        對每個從事電子産品設計的工程人員來說都明白地線與電源線之間噪音所産生的原因， 現隻對降低式抑制噪音作以表述：

（1）、衆所周知的是在電源、地線之間加上去耦電容。

（2）、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信号線，通常信号線寬爲：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線爲1.2～2.5 mm

對數字電路的PCB可用寬的地導線組成一個回路, 即構成一個地網來使用(模拟電路的地不能這樣使用)

（3）、用大面積銅層作地線用,在印制闆上把沒被用上的地方都與地相連接作爲地線用。或是做成多層闆，電源，地線各占用一層。

2 數字電路與模拟電路的共地處理

        現在有許多PCB不再是單一功能電路（數字或模拟電路），而是由數字電路和模拟電路混合構成的。因此在布線時就需要考慮它們之間互相幹擾問題，特别是地線上的噪音幹擾。

        數字電路的頻率高，模拟電路的敏感度強，對信号線來說，高頻的信号線盡可能遠離敏感的模拟電路器件，對地線來說，整人PCB對外界隻有一個結點，所以必須在PCB内部進行處理數、模共地的問題，而在闆内部數字地和模拟地實際上是分開的它們之間互不相連，隻是在PCB與外界連接的接口處（如插頭等）。數字地與模拟地有一點短接，請注意，隻有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

3 信号線布在電（地）層上

        在多層印制闆布線時，由于在信号線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生産增加一定的工作量，成本也相應增加了，爲解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因爲最好是保留地層的完整性。

4 大面積導體中連接腿的處理

        在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接爲好，但對元件的焊接裝配就存在一些不良隐患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之爲熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而産生虛焊點的可能性大大減少。多層闆的接電（地）層腿的處理相同。

5 布線中網絡系統的作用

        在許多CAD系統中，布線是依據網絡系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子産品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。

        标準元器件兩腿之間的距離爲0.1英寸(2.54mm),所以網格系統的基礎一般就定爲0.1英寸(2.54 mm)或小于0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

6 設計規則檢查（DRC）

        布線設計完成後，需認真檢查布線設計是否符合設計者所制定的規則，同時也需确認所制定的規則是否符合印制闆生産工藝的需求，一般檢查有如下幾個方面：

（1）、線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生産要求。

（2）、電源線和地線的寬度是否合适，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。

（3）、對于關鍵的信号線是否采取了最佳措施，如長度最短，加保護線，輸入線及輸出線被明顯地分開。

（4）、模拟電路和數字電路部分，是否有各自獨立的地線。

（5）後加在PCB中的圖形（如圖标、注标）是否會造成信号短路。

（6）對一些不理想的線形進行修改。

（7）、在PCB上是否加有工藝線？阻焊是否符合生産工藝的要求，阻焊尺寸是否合适，字符标志是否壓在器件焊盤上，以免影響電裝質量。

（8）、多層闆中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出闆外容易造成短路。  

第二篇  PCB布局

        在設計中，布局是一個重要的環節。布局結果的好壞将直接影響布線的效果，因此可以這樣認爲，合理的布局是PCB設計成功的第一步。

        布局的方式分兩種，一種是交互式布局，另一種是自動布局，一般是在自動布局的基礎上用交互式布局進行調整，在布局時還可根據走線的情況對門電路進行再分配，将兩個門電路進行交換，使其成爲便于布線的最佳布局。在布局完成後，還可對設計文件及有關信息進行返回标注于原理圖，使得PCB闆中的有關信息與原理圖相一緻，以便在今後的建檔、更改設計能同步起來, 同時對模拟的有關信息進行更新，使得能對電路的電氣性能及功能進行闆級驗證。

--考慮整體美觀

一個産品的成功與否，一是要注重内在質量，二是兼顧整體的美觀，兩者都較完美才能認爲該産品是成功的。

在一個PCB闆上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。

--布局的檢查

印制闆尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無定位标記？

元件在二維、三維空間上有無沖突？

元件布局是否疏密有序，排列整齊？是否全部布完？

需經常更換的元件能否方便的更換？插件闆插入設備是否方便？

熱敏元件與發熱元件之間是否有适當的距離？

調整可調元件是否方便？

在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？

信号流程是否順暢且互連最短？

插頭、插座等與機械設計是否矛盾？

線路的幹擾問題是否有所考慮？  

第三篇  高速PCB設計

（一）、電子系統設計所面臨的挑戰

　　 随着系統設計複雜性和集成度的大規模提高，電子系統設計師們正在從事100MHZ以上的電路設計，總線的工作頻率也已經達到或者超過50MHZ，有的甚至超過100MHZ。目前約50% 的設計的時鍾頻率超過50MHz，将近20% 的設計主頻超過120MHz。

　　 當系統工作在50MHz時，将産生傳輸線效應和信号的完整性問題；而當系統時鍾達到120MHz時，除非使用高速電路設計知識，否則基于傳統方法設計的PCB将無法工作。因此，高速電路設計技術已經成爲電子系統設計師必須采取的設計手段。隻有通過使用高速電路設計師的設計技術，才能實現設計過程的可控性。

（二）、什麽是高速電路

　　 通常認爲如果數字邏輯電路的頻率達到或者超過45MHZ~50MHZ，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量（比如說１／３），就稱爲高速電路。

　　 實際上，信号邊沿的諧波頻率比信号本身的頻率高，是信号快速變化的上升沿與下降沿（或稱信号的跳變）引發了信号傳輸的非預期結果。因此，通常約定如果線傳播延時大于1/2數字信号驅動端的上升時間，則認爲此類信号是高速信号并産生傳輸線效應。

       信号的傳遞發生在信号狀态改變的瞬間，如上升或下降時間。信号從驅動端到接收端經過一段固定的時間，如果傳輸時間小于1/2的上升或下降時間，那麽來自接收端的反射信号将在信号改變狀态之前到達驅動端。反之，反射信号将在信号改變狀态之後到達驅動端。如果反射信号很強，疊加的波形就有可能會改變邏輯狀态。

（三）、高速信号的确定

　　 上面我們定義了傳輸線效應發生的前提條件，但是如何得知線延時是否大于1/2驅動端的信号上升時間？一般地，信号上升時間的典型值可通過器件手冊給出，而信号的傳播時間在PCB設計中由實際布線長度決定。下圖爲信号上升時間和允許的布線長度(延時)的對應關系。　

        PCB 闆上每單位英寸的延時爲 0.167ns.。但是，如果過孔多，器件管腳多，網線上設置的約束多，延時将增大。通常高速邏輯器件的信号上升時間大約爲0.2ns。如果闆上有GaAs芯片，則最大布線長度爲7.62mm。 

       設Tr 爲信号上升時間， Tpd 爲信号線傳播延時。如果Tr≥4Tpd，信号落在安全區域。如果2Tpd≥Tr≥4Tpd，信号落在不确定區域。如果Tr≤2Tpd，信号落在問題區域。對于落在不确定區域及問題區域的信号，應該使用高速布線方法。

（四）、什麽是傳輸線

        PCB闆上的走線可等效爲下圖所示的串聯和并聯的電容、電阻和電感結構。串聯電阻的典型值0.25-0.55 ohms/foot，因爲絕緣層的緣故，并聯電阻阻值通常很高。将寄生電阻、電容和電感加到實際的PCB連線中之後，連線上的最終阻抗稱爲特征阻抗Zo。線徑越寬，距電源/地越近，或隔離層的介電常數越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那麽輸出的電流信号和信号最終的穩定狀态将不同，這就引起信号在接收端産生反射，這個反射信号将傳回信号發射端并再次反射回來。随着能量的減弱反射信号的幅度将減小，直到信号的電壓和電流達到穩定。這種效應被稱爲振蕩，信号的振蕩在信号的上升沿和下降沿經常可以看到。

（五）、傳輸線效應

基于上述定義的傳輸線模型，歸納起來，傳輸線會對整個電路設計帶來以下效應。

· 反射信号Reflected signals

· 延時和時序錯誤Delay & Timing errors

· 多次跨越邏輯電平門限錯誤False Switching

· 過沖與下沖Overshoot/Undershoot

· 串擾Induced Noise (or crosstalk)

· 電磁輻射EMI radiation

5.1 反射信号

　　如果一根走線沒有被正确終結(終端匹配)，那麽來自于驅動端的信号脈沖在接收端被反射，從而引發不預期效應，使信号輪廓失真。當失真變形非常顯著時可導緻多種錯誤，引起設計失敗。同時，失真變形的信号對噪聲的敏感性增加了，也會引起設計失敗。如果上述情況沒有被足夠考慮，EMI将顯著增加，這就不單單影響自身設計結果，還會造成整個系統的失敗。

        反射信号産生的主要原因：過長的走線；未被匹配終結的傳輸線，過量電容或電感以及阻抗失配。

5.2 延時和時序錯誤

　　 信号延時和時序錯誤表現爲：信号在邏輯電平的高與低門限之間變化時保持一段時間信号不跳變。過多的信号延時可能導緻時序錯誤和器件功能的混亂。

　　 通常在有多個接收端時會出現問題。電路設計師必須确定最壞情況下的時間延時以确保設計的正确性。信号延時産生的原因：驅動過載，走線過長。  

5.3 多次跨越邏輯電平門限錯誤

        信号在跳變的過程中可能多次跨越邏輯電平門限從而導緻這一類型的錯誤。多次跨越邏輯電平門限錯誤是信号振蕩的一種特殊的形式，即信号的振蕩發生在邏輯電平門限附近，多次跨越邏輯電平門限會導緻邏輯功能紊亂。反射信号産生的原因：過長的走線，未被終結的傳輸線，過量電容或電感以及阻抗失配。  

5.4 過沖與下沖 

        過沖與下沖來源于走線過長或者信号變化太快兩方面的原因。雖然大多數元件接收端有輸入保護二極管保護，但有時這些過沖電平會遠遠超過元件電源電壓範圍，損壞元器件。

5.5 串擾

　    串擾表現爲在一根信号線上有信号通過時，在PCB闆上與之相鄰的信号線上就會感應出相關的信号，我們稱之爲串擾。

　　信号線距離地線越近，線間距越大，産生的串擾信号越小。異步信号和時鍾信号更容易産生串擾。因此解串擾的方法是移開發生串擾的信号或屏蔽被嚴重幹擾的信号。

5.6 電磁輻射

　　 EMI(Electro-Magnetic Interference)即電磁幹擾，産生的問題包含過量的電磁輻射及對電磁輻射的敏感性兩方面。EMI表現爲當數字系統加電運行時，會對周圍環境輻射電磁波，從而幹擾周圍環境中電子設備的正常工作。它産生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數和邊界條件設置又很困難，這将直接影響仿真結果的準确性和實用性。最通常的做法是将控制EMI的各項設計規則應用在設計的每一環節，實現在設計各環節上的規則驅動和控制。

（六）、避免傳輸線效應的方法

針對上述傳輸線問題所引入的影響，我們從以下幾方面談談控制這些影響的方法。

6.1 嚴格控制關鍵網線的走線長度

　　 如果設計中有高速跳變的邊沿，就必須考慮到在PCB闆上存在傳輸線效應的問題。現在普遍使用的很高時鍾頻率的快速集成電路芯片更是存在這樣的問題。解決這個問題有一些基本原則：如果采用CMOS或TTL電路進行設計，工作頻率小于10MHz，布線長度應不大于7英寸。工作頻率在50MHz布線長度應不大于1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。對于GaAs芯片最大的布線長度應爲0.3英寸。如果超過這個标準，就存在傳輸線的問題。

6.2 合理規劃走線的拓撲結構

　　 解決傳輸線效應的另一個方法是選擇正确的布線路徑和終端拓撲結構。走線的拓撲結構是指一根網線的布線順序及布線結構。當使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信号将被信号主幹走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓撲結構，即菊花鏈(Daisy Chain)布線和星形(Star)分布。

　　 對于菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信号特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波幹擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實際設計中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應該是：Stub Delay <= Trt *0.1.

　　 例如，高速TTL電路中的分支端長度應小于1.5英寸。這種拓撲結構占用的布線空間較小并可用單一電阻匹配終結。但是這種走線結構使得在不同的信号接收端信号的接收是不同步的。

　　 星形拓撲結構可以有效的避免時鍾信号的不同步問題，但在密度很高的PCB闆上手工完成布線十分困難。采用自動布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應和連線的特征阻抗相匹配。這可通過手工計算，也可通過CAD工具計算出特征阻抗值和終端匹配電阻值。　

　　 在上面的兩個例子中使用了簡單的終端電阻，實際中可選擇使用更複雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但隻能使用于信号工作比較穩定的情況。這種方式最适合于對時鍾線信号進行匹配處理。其缺點是RC匹配終端中的電容可能影響信号的形狀和傳播速度。

　　 串聯電阻匹配終端不會産生額外的功率消耗，但會減慢信号的傳輸。這種方式用于時間延遲影響不大的總線驅動電路。　　串聯電阻匹配終端的優勢還在于可以減少闆上器件的使用數量和連線密度。

　　 最後一種方式爲分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優點是不會拉低信号，并且可以很好的避免噪聲。典型的用于TTL輸入信号(ACT, HCT, FAST)。

　　 此外，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成爲首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。

　　 垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路闆間的熱阻，使電阻的熱量更加容易散發到空氣中。但較長的垂直安裝會增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會出現漂移，在最壞的情況下電阻成爲開路，造成PCB走線終結匹配失效，成爲潛在的失敗因素。  

6.3 抑止電磁幹擾的方法

　　 很好地解決信号完整性問題将改善PCB闆的電磁兼容性(EMC)。其中非常重要的是保證PCB闆有很好的接地。對複雜的設計采用一個信号層配一個地線層是十分有效的方法。此外，使電路闆的最外層信号的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術"Build-up"設計制做 PCB來實現。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對走線的拓撲結構有巨大的影響，這意味着縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時小體積特征意味着高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。

6.4 其它可采用技術

　　 爲減小集成電路芯片電源上的電壓瞬時過沖，應該爲集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制闆上的電源環路的輻射。

　　 當去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時，其平滑毛刺的效果最好。這就是爲什麽有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。

　　 任何高速和高功耗的器件應盡量放置在一起以減少電源電壓瞬時過沖。

　　 如果沒有電源層，那麽長的電源連線會在信号和回路間形成環路，成爲輻射源和易感應電路。

　　 走線構成一個不穿過同一網線或其它走線的環路的情況稱爲開環。如果環路穿過同一網線其它走線則構成閉環。兩種情況都會形成天線效應(線天線和環形天線)。天線對外産生EMI輻射，同時自身也是敏感電路。閉環是一個必須考慮的問題，因爲它産生的輻射與閉環面積近似成正比。

結束語

　　 高速電路設計是一個非常複雜的設計過程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,Hot-Stage)應用于分析和發現問題。本文所闡述的方法就是專門針對解決這些高速電路設計問題的。此外，在進行高速電路設計時有多個因素需要加以考慮，這些因素有時互相對立。如高速器件布局時位置靠近，雖可以減少延時，但可能産生串擾和顯著的熱效應。因此在設計中，需權衡各因素，做出全面的折衷考慮；既滿足設計要求，又降低設計複雜度。高速PCB設計手段的采用構成了設計過程的可控性，隻有可控的，才是可靠的，也才能是成功的！